


Summary

$$t_p = t_{p0} \left[\underbrace{\frac{R_t C_t}{R_{INV} C_{INV}}}_{\text{LOGICAL EFFORT } g} \underbrace{\left(\frac{C_{OUT}}{C_t} \right)}_{\text{ELECTRICAL EFFORT } h} + \underbrace{\frac{R_t C_{pt}}{R_{INV} C_{INV}}}_{\text{PARASITIC EFFORT } p} \right]$$

$$t_p = t_{p0}(gh + p)$$

Equazione fondamentale per il metodo del *logical effort* che mostra linearità del ritardo con C_{OUT}

- t_{p0} è il ritardo di un inverter connesso ad un carico pari alla sua capacità di ingresso (senza parassiti né capacità esterne)
- g e p : fissata topologia e vincoli su dimensionamenti relativi di nMOS e pMOS che garantiscono $t_f = t_r$ (di caso peggiore) → dipendono dalla tecnologia (β'_n , V_T , V_{DD} , da come definisco l'esaurimento di un transistorio) e non dai dimensionamenti assoluti
- L'*electrical effort* (h) dipende dal dimensionamento attraverso C_t



Calcolo del *logical effort* g

$$g = \frac{R_t C_t}{R_{INV} C_{INV}}$$

Per un invertitore: $g \triangleq 1$

Dunque si può dire che:

$$g = \frac{C_t}{C_{INV}} \quad \text{se} \quad R_t = R_{INV}$$

cioè g è il rapporto C_t su C_{INV} se dimensiono il gate affinché abbia la stessa resistenza equivalente dell'inverter di riferimento $\rightarrow$ cioè se eroga la stessa corrente di uscita dell'inverter di riferimento

oppure:


$$g = \frac{R_t}{R_{INV}} \quad \text{se} \quad C_t = C_{INV}$$

cioè g è il rapporto R_t su R_{INV} se dimensiono il gate affinché abbia la stessa capacità di ingresso dell'inverter di riferimento

(è possibile calcolare g in entrambi i modi)

ESEMPIO: Gate NAND con fan-in= $\ll n \gg$

metodo 1) Usiamo definizione di g che richiede di uguagliare le correnti di uscita del gate NAND con quelle dell'invertitore di riferimento con dimensionamento S_{INV}



$$g_{NAND} = \frac{C_{t,NAND}}{C_{INV}} = \frac{n + \varepsilon}{1 + \varepsilon}$$

se $R_{NAND} = R_{INV}$

DIMOSTRAZIONE

$$S_{neq} = \frac{S_n}{n}$$

$$S_{peq} = S_p \Rightarrow \beta'_n S_{neq} = \beta'_p S_{peq} \Rightarrow \alpha_{NAND} = \frac{\varepsilon}{n}$$

$$R_{NAND} = \frac{2F(V_T/V_{DD})}{\beta'_n S_{neq} V_{DD}} = \frac{2F(V_T/V_{DD})}{\beta'_n \frac{S_n}{n} V_{DD}} \quad \Bigg| \quad R_{INV} = \frac{2F(V_T/V_{DD})}{\beta'_n S_{ninv} V_{DD}}$$

Impongo $R_{NAND} = R_{INV} \Rightarrow \frac{S_n}{n} = S_{ninv} \Rightarrow S_n = n S_{ninv}$

$$C_{t,NAND} = S_n (1 + \alpha_{NAND}) C_{M1} = S_n (1 + \varepsilon/n) C_{M1} \quad \Bigg| \quad g_{NAND} = \frac{C_{t,NAND}}{C_{INV}} = \frac{S_n (1 + \varepsilon/n) C_{M1}}{S_{ninv} (1 + \varepsilon) C_{M1}}$$

$$C_{INV} = S_{ninv} (1 + \varepsilon) C_{M1} \quad \Bigg| \quad = \frac{n S_{ninv}}{S_{ninv}} \frac{(1 + \varepsilon/n)}{1 + \varepsilon} = \frac{n + \varepsilon}{1 + \varepsilon}$$

$$g_{NAND} = \frac{C_{t,NAND}}{C_{INV}} = \frac{n + \varepsilon}{1 + \varepsilon}$$

Si nota che g-NAND:

- ❑ Non dipende da dimensionamenti assoluti → perciò neanche dal dimensionamento dell'inverter di riferimento
- ❑ Dipende dalla tecnologia attraverso $\varepsilon = \beta'_n / \beta'_p$
- ❑ Dal fan-in attraverso «n»

ESEMPIO: Gate NAND con fan-in=«n»

metodo 2) Usiamo definizione di g che richiede di uguagliare la capacità di ingresso del gate con quella dell'inverter di riferimento

$$g_{NAND} = \frac{R_t}{R_{INV}} = \frac{n + \varepsilon}{1 + \varepsilon} \quad \text{se } C_T = C_{inv}$$

DIMOSTRAZIONE

$$C_{in\text{gate}} = S_n (1 + \alpha_{NAND}) C_{M1} = S_n (1 + \varepsilon/n) C_{M1} \quad \Rightarrow \quad C_{in\text{gate}} = C_{inv} \Rightarrow S_n = S_{n\text{inv}} \frac{(1 + \varepsilon)}{(1 + \varepsilon/n)}$$


$$C_{inv} = S_{n\text{inv}} (1 + \varepsilon) C_{M1}$$

$$S_n = n S_{n\text{inv}} \frac{(1 + \varepsilon)}{(n + \varepsilon)}$$

$$R_T = \frac{2F(V_T/V_{DD})}{\beta' n S_n \approx V_{DD}} = \frac{2F(V_T/V_{DD})}{\beta' n S_{n\text{inv}} V_{DD}} = \frac{2F(V_T/V_{DD}) (n + \varepsilon)}{\beta' n S_{n\text{inv}} (1 + \varepsilon) V_{DD}}$$

$$R_{inv} = \frac{2F(V_T/V_{DD})}{\beta' n S_{n\text{inv}} V_{DD}} \Rightarrow \frac{R_T}{R_{inv}} = \frac{(n + \varepsilon)}{S_{n\text{inv}} (1 + \varepsilon)} \cdot \cancel{S_{n\text{inv}}} = \frac{n + \varepsilon}{1 + \varepsilon} = g_{NAND}$$

GATE NOR A N INGRESSI



$$S_{u,eq} |_{\text{worst case}} = S_u$$

$$S_{p,eq} |_{\text{worst case}} = \frac{S_p}{n}$$

$$\beta'_p S_{p,eq} = \beta'_n S_{u,eq}$$

$$\frac{S_p}{n} \beta'_p = S_u \beta'_n$$

$$L \rightarrow \alpha_{nor} = n \varepsilon$$

ESEMPIO: Gate NOR con fan-in= $\ll n \gg$

$$g_{NOR} = \frac{C_t}{C_{INV}} = \frac{1 + n\varepsilon}{1 + \varepsilon}$$

quindi $R_{NOR} = R_{INV}$

DIMOSTRAZIONE

$$R_{NOR} = \frac{2F(V_T/V_{DD})}{\beta'_{in} S_n V_{DD}}$$

$$R_{INV} = \frac{2F(V_T/V_{DD})}{\beta'_{in} S_{n,inv} V_{DD}}$$

$$\Rightarrow R_T = R_{INV} \Rightarrow S_n = S_{n,inv}$$

$$C_T = S_n (1 + \alpha_{NOR}) C_{M1} = S_n (1 + \mu\varepsilon) C_{M1}$$

$$C_{INV} = S_{n,inv} (1 + \varepsilon) C_{M1}$$


$$\varepsilon = 2$$

n	g_{NAND}	g_{NOR}
2	4/3	5/3
3	5/3	7/3

$$g_{NOR} = \frac{C_T}{C_{INV}} = \frac{1 + \mu\varepsilon}{1 + \varepsilon}$$

$$g_{NAND} = \frac{\mu + \varepsilon}{1 + \varepsilon}$$

LOGICAL EFFORT: NAND vs NOR



$$t_p = t_{p0}(g_h + p)$$

ESEMPIO: Gate XOR a 2 ingressi

$$\alpha_{xor} = \varepsilon \quad \left| \quad \begin{aligned} S_{ueq} &= \frac{S_u}{2} \\ S_{peq} &= S_p/2 \end{aligned} \right.$$

$$g_{XOR} = 2$$

DIMOSTRAZIONE


$$\text{Se } R_T = R_{inu} \Rightarrow \frac{2F(V_T/V_{DD})}{\beta_{in} \frac{S_u}{2} V_{DD}} = \frac{2F(V_T/V_{DD})}{\beta_{in} S_{inu} V_{DD}}$$

$$\Rightarrow S_u = 2S_{inu}$$

$$C_T = S_u (1+\varepsilon) C_{M1} = 2S_{inu} (1+\varepsilon) C_{M1}$$

$$C_{inu} = S_{inu} (1+\varepsilon) C_{M1}$$

$$g_{xor} = \frac{C_T}{C_{inu}} \bigg|_{R_T = R_{inu}} = \frac{2 \cancel{S_{inu}} (1+\varepsilon) C_{M1}}{\cancel{S_{inu}} (1+\varepsilon) C_{M1}} = 2$$



Parasitic Effort p

E' il contributo al ritardo di un gate dovuto a capacità parassita sul nodo di uscita prodotta dai transistori **dello stesso gate**

Abbiamo già visto che p non dipende dai dimensionamenti assoluti dunque:

- tutti i gate con medesima topologia e stessi vincoli sui dimensionamenti di nMOS e pMOS hanno stesso valore di p

Calcolo di p :

$$p = \frac{R_t C_{pt}}{R_{INV} C_{INV}}$$



$$p = \frac{C_{pt}}{C_{INV}} \quad \text{se} \quad R_t = R_{INV}$$

$$p = \frac{R_t}{R_{INV}} \quad \text{se} \quad C_{pt} = C_{INV}$$


In entrambi i casi dobbiamo tenere conto della capacità parassita sul **nodo di uscita**

Quali sono le capacità che contribuiscono a p ?

- ☐ Capacità parassite C_{GDp}
- ☐ Capacità di canale C_{GDC}
- ☐ Capacità di giunzione C_{DB}

Trascureremo il contributo C_{GDC} (capacità di canale) ai fini di:

- ☐ Ottenere espressioni analitiche compatte
- ☐ La capacità di canale dipende dal regime di funzionamento ed è complicato, nel caso di molti gate, tenere in conto il loro contributo sul nodo di uscita.



$$C_{pt} = S_n (1 + \epsilon) C_{p1} = S_n (1 + \epsilon) \left[2L_{min}C_{aso} + \cancel{\frac{1}{2}L_{min}^2C_{ox}R_{DD}} + L_sL_{min}K_{eff} \right]$$

De ora in poi: $C_{pt} = S_n (1 + \epsilon) C_{p1} = S_n (1 + \epsilon) \left[2L_{min}C_{aso} + L_sL_{min}K_{eff}C_{jo} \right]$ ¹¹

DERIVAZIONE DI $\rho = \frac{R + C_{pt}}{R_{INV} C_{INV}} = \frac{C_{pt}}{C_{INV}} \mid R_i = R_{INV}$


$$C_{pt} = \sum_{i=1}^{NP} [C_{GDp} + C_{DB}] =$$

$$= \sum_{i=1}^{NP} [2W_i C_{GSO} + W_i L_{Si} K_{eq} C_{jo}]$$

Se supponiamo $L_i = L_{MIN}$ e $L_{Si} = L_s \quad \forall i$

$$C_{pt} = \sum_{i=1}^{NP} S_i C_{p1} = \sum_{i=1}^{NP} S_i [2L_{MIN} C_{GSO} + L_s L_{MIN} K_{eq} C_{jo}]$$

$$\rho = \frac{C_{pt}}{C_{INV}} = \frac{\sum_{i=1}^{NP} S_i [2L_{MIN} C_{GSO} + L_s L_{MIN} K_{eq} C_{jo}]}{S_u (1 + \varepsilon) C_{M1}} = \frac{\sum_{i=1}^{NP} S_i C_{p1}}{S_u (1 + \varepsilon) C_{M1}}$$



Analizziamo il caso più semplice: il calcolo di p dell'invertitore

→ infatti per definizione in quel caso si ha che $R_t = R_{INV}$

$$p = \frac{\sum_{i=1}^n S_i C_{p1}}{C_{INV}}$$

$$p_{INV} = \frac{S_{INV}(1 + \varepsilon)C_{p1}}{S_{INV}(1 + \varepsilon)C_{M1}} = \frac{C_{p1}}{C_{M1}} = \frac{L_{MIN}(2C_{GS0} + L_S C_{j0} K_{eq})}{L_{MIN}^2 C_{ox} + 2L_{MIN} C_{GS0}}$$


p_{inv} dipende solo da parametri tecnologici!

Generalizzando al caso di gate CMOS diversi dall'invertitore, imponendo $R_t = R_{INV}$

$$\begin{aligned} p_{GATE} &= \frac{\sum_{i=1}^{n_p} S_i C_{p1}}{S_{INV}(1 + \varepsilon) C_{M1}} \\ &= \frac{\sum_{i=1}^{n_p} S_i}{S_{INV}(1 + \varepsilon) p_{INV}} \end{aligned}$$

□ Ricordiamo che questo modello approssimato trascura le capacità intrinseche di canale 

Calcolo del *parasitic effort* in $NAND_n$



$$t_r = t_f \mid \text{caso peggiore} \rightarrow \alpha_{NAND} = \frac{\epsilon}{n}$$

$$\rho = \frac{C_{p1}}{C_{INV}} \mid R_T = R_{INV} \Rightarrow S_n = n S_{ninv}$$


$$C_{p1} = (S_n + n S_p) C_{p1} = S_n \left(1 + n \frac{\epsilon}{n}\right) C_{p1} = S_n (1 + \epsilon) C_{p1}$$

$$= n S_{ninv} (1 + \epsilon) C_{p1}$$

$$C_{INV} = S_{ninv} (1 + \epsilon) C_{M1}$$

$$\rho_{NAND} = \frac{C_{p1}}{C_{INV}} \mid R_T = R_{INV} = \frac{n S_{ninv} (1 + \epsilon) C_{p1}}{S_{ninv} (1 + \epsilon) C_{M1}} = n \cdot \rho_{INV}$$

Calcolo del *parasitic effort* in NOR_n



$$t_n = t_f \Big|_{\substack{\text{case} \\ \text{peggiore}}} \Rightarrow \alpha = \mu \varepsilon_{\text{NOR}}$$



$$R_T = R_{inv} \Rightarrow S_n = S_{minv}$$

$$\begin{aligned} C_{pt} &= (n S_n + S_p) C_{p1} = \\ &= S_n (n + n \varepsilon) C_{p1} = n S_n (1 + \varepsilon) C_{p1} \\ &= n S_{minv} (1 + \varepsilon) C_{p1} \end{aligned}$$

$$\begin{aligned} p_{NOR} &= \frac{C_{pt}}{C_{inv}} \Big|_{R_T = R_{inv}} = \frac{n S_{minv} (1 + \varepsilon) C_{p1}}{S_{minv} (1 + \varepsilon) C_{M1}} \\ &= n p_{inv} \end{aligned}$$

p_{NAND} e p_{NOR} aumentano linearmente con il fan-in

- ❑ attraverso simulazioni si vede che l'aumento è più che lineare con il fan-in
 - ❑ Infatti un ruolo importante è dato anche dalle capacità parassite sui nodi interni delle reti di pull-up e pull-down $\leftarrow$
 - ❑ In questi calcoli analitici si trascura anche il fatto che la conduzione nei transistori dipende dall'effetto body (per cui la tensione di soglia cambia quando $V_S \neq V_B$) $\leftarrow$
- ❑ in aggiunta al punto precedente, per il calcolo del *parasitic effort* si dovrebbe anche tenere in considerazione l'ordine di commutazione dei MOSFET che costituiscono il gate:



Ottenere formule analitiche compatte per il *parasitic effort* p è complicato. C'è però da dire che la procedura di minimizzazione del ritardo in presenza di una serie di gate **non coinvolgerà il *parasitic effort* dei gate**

Ricapitolando:

- ☐ Il dimensionamento relativo degli nMOS e pMOS (α) viene fissato dalla condizione di tempi di salita e discesa uguali di caso peggiore
- ☐ La topologia del gate (tipo di gate logico, fan-in, ...) e il dimensionamento relativo α determinano il valore di
 - ☐ *logical effort* g
 - ☐ *parasitic effort* p
- ☐ L'ottimizzazione dei ritardi che seguirà è legata alle transizioni di caso peggiore da cui derivano le espressioni per i dimensionamenti relativi, le espressioni di g , h e p .
 - ☐ Se c'è un percorso di segnale nel quale il gate ha una transizione che non è quella di caso peggiore, non possiamo usare i parametri del *logical effort* calcolati nell'ipotesi di transizioni di salita e discesa di caso peggiore